火星电竞·(CHINA)官方网站,火星电竞APP

因为专业

所以领先

客服热线
136-9170-9838
[→] 立即咨询
关闭 [x]
行业动态 行业动态
行业动态
了解行业动态和技术应用

半导体芯片封装中各类型芯片封装模型介绍及半导体封装清洗

合明科技 👁 2125 Tags:3D-SIP封装技术半导体芯片封装清洗堆栈裸片封装


一、CBGA封装模型的建立
  • 主要应用:高功耗处理器,军事用芯片

  • 主要分为:

  1. Flip-Chip

  2. BondWire


image.png

image.png

二、主要类型的CBGA封装

Wire-Bonded CBGA


image.png

Flip-Chip CBGA


Bare-Die


image.png

image.png

image.png

image.png

三、PQFP封装模型的建立
  • Plastic Quad Flat Pack (thin version called TQFP)
  • 常用于逻辑芯片, ASIC芯片, 显示芯片等
  • 封装外管脚(Lead), 表面贴装

image.png

image.png

image.png

截面结构图

image.png


  • PQFP封装优缺点?
  1. 成熟的封装类型,可采用传统的加工方法;
  2. 成本低廉;
  3. 适用于中低功耗且中等数目I/O(50-300),
  4. 热阻高,不采用Heatslug等附加散热手段的条件下功耗很难突破2W
  5. 管脚间距难以做得过小(难于小于0.4mm),相对于BGA封装I/O 数目少.




  • 无散热器时的主要散热路径
  1. The die and the die flag
  2. The leadframe 
  3. The board

image.png

注意:在Lead数目较多的情况下,Bondwires的传热分额可能高达15%,但是在热测试芯片中,由于Bondwires数目较少,忽略了这部分热量

image.png


注意:一部分热量由芯片传至散热器上,又有可能重新传递回芯片上.

四、SOP/TSOP封装模型的建立

  • Small Outline Package

  • Low profile version known as Thin Small Outline Package (TSOP)

  • 类似于 PQFP, 只是只有两边有管脚

  • 广泛应用于内存芯片

  • 常见的类型

  1. 常规

  2. Lead-on-Chip


image.png


  • 部分芯片建模时可将各边管脚统一建立;
  • 管脚数较小应将各管脚单独建出;
  • fused lead 一定要单独建出;
  • Tie bars 一般可以忽略;

image.png

image.png

五、FN封装模型的建立
  • 主要用于替换引脚数小于80的引线装芯片 (主要是 TSOP and TSSOP) 
  • 尺寸较小,同时相对于TSOP/TSSOP散热性能好;
  • Theta-JA 通常只有 TSSOP芯片的一半左右; 
  • 主要传热路径:Die   Die Attach Pad Exposed   Pad PCB;
  • 次要传热路径:Lead(最好各个管脚单独建出)
  • PCB板下(Exposed Pad下方)通常添加热过孔以加强散热;

image.png

image.png

六、CSP封装模型的建立
  • 封装相对于Die尺寸不大于20%;
  1. 主要应用于内存芯片,应用越来越广泛;
  2. 尺寸小,同时由于信号传输距离短,电气性能好;
  3. 种类超过 40 种;
  • 如封装尺寸相对于Die,大于20%但接近20%,则称为 Near-CSP;



七、Micro-BGATM封装模型的建立
image.png
  • 为早期的一种 CSP 设计;
  • 常用于闪存芯片;
  • Traces 排布于聚酰亚胺的tape 层;
  • Die与Tape之间有专用的Elastomer;
  • 采用引脚Lead将电信号由die传递至 traces;
  • 焊球可较随意排布;
  • Die 可放在中心,也可以偏置;
  • 主要传热路径:Die --> elastomer --> solder balls --> board;
  • Lead传导热量较少,很多情况下可忽略;
  • Elastomer导热能力差,为主要的散热瓶颈;
  • 焊球要求单独建出;
  • Tape中Trace的传导较少,但是不能忽略;
  • Solder Ball也构成相对较小的热阻(相对于Elastomer)


    其它的 CSP芯片
  • Fine-Pitch BGA (ChipArrayTM, FSBGA)


image.png

日前行业和市场最火的工艺

堆栈裸片封装(Stacked-Die Packages)的建模

image.png

  • 别名 SiP (System in Package)

  • 通常堆栈2-4层裸片

  1. 目前也在研发6层或更多数目的堆栈裸片

  2. 当所有的功能难以集中在单片裸片中时应用

  • 常见的应用:

    Flash/SRAM,ASIC/Memory,Memory/Logic,Analog/Logic

  • In area array or leaded package outlines

  • 加工困难,第层裸片都必须加工为特别薄 (50微米级)

  • 需要精细的电路设计和散热设计

  • 尚无成熟的热简化模型

  • 芯片常用于体积要求较小的手机或其它移动电子设计


image.png

image.png

image.png

基于打线的3D-SIP封装技术

image.png

半导体芯片封装清洗:

合明科技研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要,一旦选定,就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种,可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气,通电后发生电化学迁移,形成树枝状结构体,造成低电阻通路,破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层,在PCB板表层下生长枝晶。除了离子型和非离子型污染物,还有粒状污染物,例如焊料球、焊料槽内的浮点、灰尘、尘埃等,这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物,到底哪些才是最备受关注的呢?助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中,它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分,焊后必然存在热改性生成物,这些物质在所有污染物中的占据主导,从产品失效情况来而言,焊后残余物是影响产品质量最主要的影响因素,离子型残留物易引起电迁移使绝缘电阻下降,松香树脂残留物易吸附灰尘或杂质引发接触电阻增大,严重者导致开路失效,因此焊后必须进行严格的清洗,才能保障电路板的质量。

合明科技运用自身原创的产品技术,满足芯片封装工艺制程清洗的高难度技术要求,打破国外厂商在行业中的垄断地位,为芯片封装材料全面国产自主提供强有力的支持。

推荐使用合明科技水基清洗剂产品。



[图标] lygfydj.com
[↑]
申请
[x]
*
*
标有 * 的为必填
火星电竞·(CHINA)官方网站