尤其是架构，必须考虑基本水平的不确定性。“如果行业采用跨小芯片分层设计的超级 NoC，则尤其如此，这意味着自上而下的设计。” “这一步骤类似于共同设计需要协同工作的各种小芯片，主要用于高度复杂的基于小芯片的结构，较少用于第三方小芯片市场的生态系统。

当您不完全了解边界条件时，您可能必须进行过度设计才能使其可重用。“对于那些正在构建小芯片并在自己的公司内重复使用它们而不是向外部出售小芯片 IP 的大公司来说，这可能更容易管理。“但如果你想象在未来你可以购买裸芯片，将超细间距作为小芯片集成到你的系统中，那么事情就必须以不同的方式设计，就像 IP 设计一样。”

其他人正在研究更重要的协议。“一些公司正在寻求 UCIe 标准，还有其他标准正处于工作组阶段，试图决定如何进行测试或维修。业界正试图通过制定标准来减轻系统层面的负担，让每个设计者或团队都能够遵守标准，然后系统层面的组装变得更加方便。”

这些连接组件必须经过验证，并且可能是从 IP 公司购买的。“连接需要得到确认，在真正开放的生态系统中，双方的 NoC 协议需要反映相同的功能。” “用户可能会说，‘我需要读取数据分块。’ 我的控制器如何支持它？两个小芯片在 AXI 实现中都具有该功能吗？最终，业界可能会看到 UCIe 插头盛宴，就像 PCIe 那样。他们只会更多地参与其中，因为本身没有插头。在专有环境中，当设计团队拥有连接的两端时，他们可以协商并调整适合其设计的支持。”

对于一些公司来说，由于设计尺寸或可制造性问题，分解已变得必要。但它也可以用于商业优势，快速、廉价地创建多种产品变体。随着时间的推移，不同技术的异构集成将会带来额外的好处。第三方小芯片存在一个可行的市场，这使得许多问题得以解决并开发出合适的方法。问题是有多少其他函数可以成功效仿这个例子？虽然如今的开发成本较高，但有大量证据表明这些成本正在迅速下降，而利用小芯片的 3D-IC 很可能最终成为一种成本更低的解决方案。但对于许多人来说，创建单个骰子仍然是他们选择遵循的道路。