火星电竞·(CHINA)官方网站,火星电竞APP

因为专业

所以领先

客服热线
136-9170-9838
[→] 立即咨询
关闭 [x]
行业动态 行业动态
行业动态
了解行业动态和技术应用

先进晶圆级封装的主要优势与先进封装芯片清洗介绍

合明科技 👁 2191 Tags:倒装型封装技术晶圆级封装技术先进芯片封装清洗

晶圆级封装技术可定义为:直接在晶圆上进行大部分或全部的封装、测试程序,然后再进行安装焊球并切割,产出一颗颗的 IC 成品单元(如下图所示)。

image.png

晶圆级封装技术与打线型(Wire-Bond)和倒装型(Flip-Chip)封装技术相比 ,能省去打金属线、外延引脚(如QFP)、基板或引线框等工序,所以具备封装尺寸小、电气性能好的优势。

封装行业的领跑者们大多基于晶圆模式来批量生产先进晶圆级封装产品,不但可利用现有的晶圆级制造设备来完成主体封装制程的操作,而且让封装结构、芯片布局的设计并行成为现实,进而显著缩短了设计和生产周期,降低了整体项目成本。

先进晶圆级封装的主要优势包括:

  1. 缩短设计和生产周期,降低整体项目成本;

  2. 在晶圆级实现高密度 I/O 互联,缩小线距;

  3. 优化电、热特性,尤其适用于射频/微波、高速信号传输、超低功耗等应用;

  4. 封装尺寸更小、用料更少,与轻薄、短小、价优的智能手机、可穿戴类产品达到完美契合;

  5. 实现多功能整合,如系统级封装(System in Package,SiP)、集成无源件(Integrated Passive Devices,IPD)等。

需要强调的一点是,与打线型封装技术不同,用晶圆级封装技术来实现腔内信号布线(Internal Signal Routing)有多个选项:晶圆级凸块(Wafer Bumping)技术、再分布层(Re-Distribution Layer)技术、硅介层(Silicon Interposer)技术、硅穿孔(Through Silicon Via)技术等。

先进晶圆级封装技术,主要包括了五大要素:

  1. 晶圆级凸块(Wafer Bumping)技术;

  2. 扇入型(Fan-In)晶圆级封装技术;

  3. 扇出型(Fan-Out)晶圆级封装技术;

  4. 2.5D 晶圆级封装技术(包含IPD);

  5. 3D 晶圆级封装技术(包含IPD)。

晶圆凸块(Wafer Bumping),顾名思义,即是在切割晶圆之前,于晶圆的预设位置上形成或安装焊球(亦称凸块)。晶圆凸块是实现芯片与 PCB 或基板(Substrate)互连的关键技术。凸块的选材、构造、尺寸设计,受多种因素影响,如封装大小、成本及电气、机械、散热等性能要求。下图所示为几款典型的晶圆凸块实例:

image.png


扇入型晶圆级封装(Fan-In Wafer Level Package,FIWLP)技术,业内亦称晶圆级芯片规模封装(Wafer Level Chip Scale Package,WLCSP)技术,是当今各类晶圆级封装技术中的主力,主要供给手机、智能穿戴等便携型电子产品市场。

随着便携型电子产品的空间不断缩小、工作频率日益升高及功能需求的多样化,芯片输入/输出(I/O)信号接口的数目大幅增加,凸块及焊球间距(Bump Pitch & Ball Pitch)的精密程度要求渐趋严格,再分布层(RDL)技术的量产良率也因此越发受重视。在这种背景下,扇出型封装(Fan-Out Wafer Level Package,FOWLP) 及扇入扇出混合型(Hybrid Fan-In/Fan-Out)等高端晶圆级封装技术应运而生。下图所示为FIWLP(左)、FOWLP(右)的典型结构:

image.png

在晶圆级封装制程里, 再分布层(Re Distribution Layer, RDL)技术主要用于在裸芯(Bare Die)和焊球之间重新规划(也可理解为优化)信号布线、传输的路径,以达到将晶圆级封装产品的信号互联密度、整体灵活度最大化的目的。RDL 的技术核心,简单来说就是在原本的晶圆上附加一层或多层的横向连接,用来传输信号。

下图所示为典型的 Chip-First RDL 方案。值得注意的是,在该方案中有两层电介质(Dielectric)材料,用来保护被其包裹的 RDL 层(可理解为应力缓冲)。另外,凸块冶金(Under Bump Metallurgy,UBM)技术在这里也派上了用场,来帮助触点(Contact Pad)支撑焊球、RDL 还有电介质。

image.png

随着超高密度多芯片模组(Multiple Chip Module,MCM)乃至系统级封装(SiP)产品在 5G、AI、高性能运算、汽车自动驾驶等领域的普及,2.5D 和 3D 晶圆级封装技术备受设计人员青睐。下图所示为 2.5D(左)和 3D(右)晶圆级封装技术。

image.png

如上方图左所示,对 2.5D 晶圆级封装技术而言,两颗芯片的信号互联,可以通过再分布层(Re-Distribution Layer,RDL)或者硅介层(Silicon Interposer)技术来实现。

如上方图右所示,对 3D 晶圆级封装技术而言,逻辑、通讯类芯片如 CPU、GPU、ASIC、PHY 的信号互联,也可通过再分布层(RDL)或硅介层(Silicon Interposer)技术来实现。但是,3D 堆叠起来的多个高带宽存储(High-Bandwidth Memory,HBM)芯片与其底部的逻辑类芯片的信号互联,则由硅穿孔(Through Silicon Via,TSV)技术来实现。当然,以上几种互联(Interconnect)如何取舍,需根据实际规格、成本目标具体问题具体分析。

不论着眼现在,还是放眼未来,随着 5G、人工智能、物联网等大技术趋势奔涌而至,在高密度异构集成的技术竞赛中,晶圆级封装技术必将占有一席之地。

先进芯片封装清洗:

合明科技研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要,一旦选定,就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种,可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气,通电后发生电化学迁移,形成树枝状结构体,造成低电阻通路,破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层,在PCB板表层下生长枝晶。除了离子型和非离子型污染物,还有粒状污染物,例如焊料球、焊料槽内的浮点、灰尘、尘埃等,这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物,到底哪些才是最备受关注的呢?助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中,它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分,焊后必然存在热改性生成物,这些物质在所有污染物中的占据主导,从产品失效情况来而言,焊后残余物是影响产品质量最主要的影响因素,离子型残留物易引起电迁移使绝缘电阻下降,松香树脂残留物易吸附灰尘或杂质引发接触电阻增大,严重者导致开路失效,因此焊后必须进行严格的清洗,才能保障电路板的质量。

推荐使用合明科技水基清洗剂产品。

 


[图标] lygfydj.com
[↑]
申请
[x]
*
*
标有 * 的为必填
火星电竞·(CHINA)官方网站